嵌入式 FPGA 系統加速應用程式設計系列課程
在FPGA數位電路設計上超大型積體電路設計(VLSI)或系統晶片(SOC)設計.
在FPGA數位電路設計上超大型積體電路設計(VLSI)或系統晶片(SOC)設計均扮演著非常重要的角色,是軟硬體工程師在職場上必備的工具。工業4.0(生產力4.0)應用以機器手臂為重要抓手的“工業4.0”戰略,會加速智慧製造的進程。未來物聯網與工業4.0是大勢所趨,而高性能電機控制是實現工業4.0的關鍵應用。使用FPGA/Verilog可充分滿足當今磁場定向控制(FOC)等複雜控制演算法所提出的苛刻的時序和性能要求。
誰來看過(1)
![](http://asia-learning.com/images/introduce_class.jpg)
課程代碼2322010044 嵌入式 FPGA 系統加速應用程式設計系列課程 課程型態/混成(實體+線上同步) 上課地址/工研院 台北學習中心 時數/48小時 起迄日期/2022/06/15~2022/07/15 聯絡資訊/比恕依沙山 02-27377311 報名截止日/2022/07/14 |
||||||||||||
|
單元 |
課程日期 |
課程名稱 |
時數 |
6/15、6/17、6/22、6/24 (三、五) |
24 |
||
二 |
7/6、7/8、7/13、7/15 (三、五) |
24 |
本課程歡迎企業包班
![標題的icon](https://college.itri.org.tw/Images/H002/icon_title_dot.png)
單元內容
單元一:FPGA Verilog HDL數位邏輯電路設計與周邊控制實戰
在FPGA數位電路設計上超大型積體電路設計(VLSI)或系統晶片(SOC)設計均扮演著非常重要的角色,是軟硬體工程師在職場上必備的工具。工業4.0(生產力4.0)應用以機器手臂為重要抓手的“工業4.0”戰略,會加速智慧製造的進程。未來物聯網與工業4.0是大勢所趨,而高性能電機控制是實現工業4.0的關鍵應用。使用FPGA/Verilog可充分滿足當今磁場定向控制(FOC)等複雜控制演算法所提出的苛刻的時序和性能要求。
本課程搭配FPGA實驗板進行,先詳細講述FPGA / Verilog HDL語法與應用,採深入淺出講解並輔以實作DEMO方式進行實戰教學,並結合【IP-Core設計應用】以加速產品開發速度。
將完整解說Verilog HDL語法及其對應之數位邏輯電路之呈現,課程後能熟悉Verilog語言全貌,帶領大家進入以Verilog為主的各種相關設計領域,因此非常適合各層次的設計者參考使用,上完課程後可直接與業界銜接,真正提升數位邏輯電路設計能力。
v 課程特色:
1. 目前業界FPGA / CPLD的主流廠家為Xilinx,相關TOOL操作廠商與代理商都會提供良好的訓練。所以本課程的進行,是設計語法與實作並重,透過範例與各種介面專題之設計,讓學員在以Verilog為主的各種相關設計領域中,熟悉Verilog語言全貌,大大的提升學員的數位設計與IC設計能力。
2. 課程內容進行,將由講師實際講解 Verilog Coding 的實用密技技巧之心法,讓學員心中有數位邏輯電路,手中可寫出對應Verilog程式代碼。
3. 帶領學員以數位邏輯電路之思維方式,熟知Verilog程式不再是一行行的代碼,而是一塊一塊的硬體模組,進而達到在FPGA處理速度與面積間,獲得最佳效果。
v 適合對象:
1. 想從事CPLD、FPGA相關研發工作者。
2. 資訊、資工、資管、電子、電機等相關科系畢業生。
3. 熟悉邏輯設計以計算機組織者佳。
★【基礎LAB】
Verilog 循序電路設計:正反器、暫存器(Flip-Flop)、LED或七段顯示器(一位數與多位數七段顯示器)、按鍵控制電路、計時器(Timer)/毫秒、計數器(Counter)電路實驗、Finite State Machine:比大小遊戲電路實驗、紅綠燈控制電路實驗
★【進階LAB】
Simple 4 bit ALU implementation、PLL電路實驗、LCD1602實驗、RS-232通訊(UART)控制電路實驗、I2C/SPI 系統電路實驗(24C08讀寫LAB)、PWM 控制電路實驗(Servo Controller)、VGA 控制電路實驗
![](http://images.asia-learning.com/userfiles/class/220403-2-2.png)
※ 因不可預測之突發因素,主辦單位得保留課程之變更權利。
本課程將帶領學員了解各種 Xilinx OpenCV 計算機視覺問題原型,及深入了解計算機視覺 Vitis vision Library,能獨立正確處理更深入的計算機視覺應用,如人臉識別、物體檢測(Object Detection)等。
v 課程特色:
1.使用VIVADO HLS和FPGA進行圖像處理:利用HLS上的計算機視覺和圖像/視頻處理庫。
2.在帶有HLS IP的VIVADO工具上設計完整的圖像處理流水線,並在Zynq FPGA 測試設計。
3.創建C/C++ Project,使用高級合成(VIVADO HLS)對其進行模擬、合成和導出。
4.調試和優化Xilinx FPGA HLS Project。
v 適合對象:
1.想從事CPLD、FPGA相關研發工作者。
2.資訊、資工、資管、電子、電機等相關科系畢業生。
3.熟悉邏輯設計以計算機組織者佳。
![](http://images.asia-learning.com/userfiles/class/220403-2-3.png)
※ 因不可預測之突發因素,主辦單位得保留課程之變更權利。
![標題的icon](https://college.itri.org.tw/Images/H002/icon_title_dot.png)
講師簡介-江講師
學 歷:
中正大學資訊工程所博士班研究、逢甲大學資訊工程研究所畢
專 長:
嵌入式系統開發、智慧型嵌入式家庭自動化系統設計、8051單晶片、多套自動化系統及驅動程式Driver、WEB-ERP系統、ERP系統、生產線自動化系統。
作 品:
(1) 嵌入式系統開發板(ARMax-701、S3C2410、ARM-PXA270、W90N745)
(2) 智慧型嵌入式家庭自動化系統
(3) 3.8051單晶片於工業機台之自動化系統
(4) 多套自動化系統(群錄自動化)及驅動程式Driver
(5) WEB-ERP系統、多套ERP系統
(6) 華映公司生產線自動化系統
(7) 手機遊戲程式(象棋、打磚塊)
(8) 國內第一套網路中文傳呼系統
![標題的icon](https://college.itri.org.tw/Images/H002/icon_title_dot.png)
課程費用說明
課程費用: 數位與實體價格一致
方案 |
一般報名 |
早鳥優惠 課前10日繳費 |
兩人以上 團報優惠 |
每單元(24 hrs) |
19,000/人 |
16,500/人 |
16,000/人 |
全系列優惠(48hr) |
原價38,000元,全系列優惠31,500/人 |
![標題的icon](https://college.itri.org.tw/Images/H002/icon_title_dot.png)
常見問題
1、請註明服務機關之完整抬頭,以利開立收據;未註明者,一律開立個人抬頭,恕不接受更換發票之要求。
2、若報名者不克參加者,可指派其他人參加,並於開課前一日通知。
3、如需取消報名,請於開課前三工作日以電子信箱或致電聯繫主辦單位確認申請退費事宜。逾期將郵寄講義,恕不退費。
![標題的icon](https://college.itri.org.tw/Images/H002/icon_title_dot.png)
附件
產業學院緣起
依據行政院「挑戰2008:國家發展重點計畫」下之「國際創新研發基地」與「產業高值化」兩計畫,首重產業科技人才的效能。
•911216經科字第09103373120號函:經濟部將本院籌設工研院產業學院之工作,列為因應產業結構轉型,提 ... more